PCB四层板设计步骤

一、原理图设计

1.1查找相关资料,创建原理图库、PCB封装库、原理图文件、并填写封装

1.2编译报错,常用参数设置

工程右键--》工程参数

(1)位号重复报错


(2)单端网络报错


(3)独立节点


1.3编译检查原理图中的错误

工程右键——》编译

如没有编号,网络标号虚接,编号重复等错误

二、创建PCB文件,更新元器件

2.1查错:

封装库管理器设置封装路径,改错

路径,是否设置封装,封装名字是否混乱等

2.2修改规则

(1)工具————》设计规则检查————只保留第一项的几个

(2)最小间隔改成5mil


(3)标号设置

选择一个右键—》查找相似

快捷键A—》position。选择标号位置

(4)各点设置


AD16参考:

http://jingyan.baidu.com/article/ad310e80f364c41849f49eda.html

(5)隐藏飞线 N—》hide all

(6)设置远点

(7)设置板子大小

(8)设置定位孔

(9)设置圆角

(10)表示板子大小 P+dimension

2.3PCB的叠层及阻抗


三、交互设计模式下布局

(1)Tools –》csm

(2)原理图框选

(3)预布局

定位器件摆放—》从大到小 从主要到次要

        把大器件放入板子内部  其他此件放到接近部位

(4)交互式  精确布局(关闭飞线),完成大部分芯片的布局

四、布线

4.1常用拓扑结构:菊花链(fly-by)拓扑结构的分析及布线规划
(1)菊花链(2)Fly-by(3)T点
根据所设计的电路和选型,选择正确的走线方式



4.2创建class将飞线分类    CLASS及常用规则的创建

显示class下的飞线


修改class下的飞线的颜色




4.3 规则设计
(1)间距设置5mil


(2)过孔距离
新建规则




(3)线宽设置


(4)新建电源和地的规则


(5)过孔大小











4.4单孔处理     PCB的扇孔处理



(1)单孔要首先设置过孔大小等规则,否则可能扇不出合适的扇孔。

电路板器件摆好后,要首先进行扇孔 防止最后走线过多,难以扇孔



已标记关键词 清除标记
相关推荐
**四层电路板布线方法:一般而言,四层电路板可分为顶层、底层和两个中间层。顶层和底层走信号线, 中间层首先通过命令DESIGN/LAYER STACK MANAGER用ADD PLANE 添加INTERNAL PLANE1和INTERNAL PLANE2 分别作为用的最多的电源层如VCC和地层如GND(即连接上相应的网络标号。注意不要用ADD LAYER,这会增 加MIDPLAYER,后者主要用作多层信号线放置),这样PLNNE1和PLANE2就是两层连接电源VCC和地GND的铜皮。 如果有多个电源如VCC2等或者地层如GND2等,先在PLANE1或者PLANE2中用较粗导线或者填充FILL(此时该导 线或FILL对应的铜皮不存在,对着光线可以明显看见该导线或者填充)划定该电源或者地的大致区域 (主要是为了后面PLACE/SPLIT PLANE命令的方便),然后用PLACE/SPLIT PLANE在INTERNAL PLANE1和 INTERNAL PLANE2相应区域中划定该区域(即VCC2铜皮和GND2铜片,在同一PLANE中此区域不存在VCC了) 的范围(注意同一个PLANE中不同网络表层尽量不要重叠。设SPLIT1和SPLIT2是在同一PLANE中重叠两块, 且SPLIT2在SPLIT1内部,制版时会根据SPLIT2的边框自动将两块分开(SPLIT1分布在SPLIT的外围)。 只要注意在重叠时与SPLIT1同一网络表的焊盘或者过孔不要在SPLIT2的区域中试图与SPLIT1相连就不会 出问题)。这时该区域上的过孔自动与该层对应的铜皮相连,DIP封转器件及接插件等穿过上下板的器件引脚会自动与该区域的PLANE让开。点击DESIGN/SPLIT PLANES可查看各SPLIT PLANES。
©️2020 CSDN 皮肤主题: Age of Ai 设计师:meimeiellie 返回首页